联华电子认证Cadence Virtuoso LDE Analyzer

2017-02-14 我爱研发网
分享到:

       转自台湾eettaiwan消息,益华电脑(Cadence Design Systems)宣布Cadence Virtuoso布局依赖效应(Layout-Dependent Effects,LDE)Analyzer分析方案通过联华电子认证,支援其 28奈米HPCU(High Performance Compact,高效能精简型)制程技术。随着全新UMC 28HPCU LDE套件的推出,联华电子顾客能够利用Cadence解决方案来减轻客制/类比设计中的LDE,最多可将布局后重复作业减少至一半,并将设计收敛速度加快最多四成。
 
  联华电子与Cadence的合作确保Virtuoso LDE Analyzer具备以下所有能力,且完全适用于28HPCU参考流程:
 
  1.LDE感知模拟:帮助设计人员仅凭部份布局的LDE建立模拟网表,藉此及早侦测LDE影响,无需先使布局通过电路布局验证(LVS)或甚至完全设置。
 
  2.LDE电性限制:在无需完成布局或执行模拟时,及早侦测因LDE造成的匹配不当。
 
  3.布局LDE分析:标出设计假设与实际布局之间因LDE产生的显着电晶体电气特性差异。
 
  4.影响力贡献分布:通报每一LDE对LDE分析中所发现每一违反项目的影响,帮助设计人员掌握变异的根本原因。
 
  5.LDE 修正方针:产生并显示可执行的布局修改,降低LDE对电晶体电气特性的影响。
 
  使用UMC 28HPCU LDE套件,顾客能够及时采取行动,修正可能的设计问题。例如,设计人员可从部份布局模拟LDE,将LDE对装置效能的影响纳入考量。并且也不需执行模拟就可检查装置电气性质的一致性。此外还能够在布局期间设定 LDE电性匹配约束并执行单击匹配检查。最后,设计人员可及早执行根本原因分析,于差异造成模拟失败前,抢先一步找出并解决差异。
×
官方微信