封裝/PCB重要性與日俱增 Cadence整合性方案全力部署

分享到:

(由左至右)Sigrity產品工程架構師 CT Kao、Sigrity研發部門資深總監 An-Yu Kuo、Allegro產品線研發副總裁Saugat Sen與Sigrity產品管理總監Brad Griffi。

QQ截图20170413205813

 為了克服製程微縮趨近極限的挑戰,近來透過系統級封裝來提升元件效能的超越摩爾定律(More than Moore)趨勢持續進展,也使得封裝與系統級設計技術扮演著日益重要的角色。有鑑於此,Cadence益華電腦不僅持續提升其PCB與封裝設計工具的效能,並積極建構整合性的設計與模擬工具,以因應新一代產品的開發需求。

Cadence Sigrity研發部門資深總監An-Yu Kuo表示,過去,IC、封裝、與電路板、以及系統開發等不同領域的設計團隊都是各自獨立運作,然而到了系統級設計時代,由於各單元之間的相互影響日益顯著,已使此做法已不再適用。

系統設計必須涵蓋晶片、封裝與電路板的整體考量,而且隨著尺寸微縮,電熱相互影響程度增加,這種結合multi-fabric(多重結構)與multi-physics(多重物理)的設計需求,已為設計人員與EDA業者帶來了新的挑戰。

他強調,Cadence是唯一一家可提供從IC、封裝、到電路板以及系統設計等完整方案的EDA業者。為了因應新的市場需求,Cadence積極整合旗下的多種設計工具,以強化設計與模擬工具間的直接交流,協助客戶加速完成新產品的設計。

InFO(整合性扇出封裝)就是一個很好的例子。在台積電的推動之下,此創新的封裝技術已經成為市場上的新亮點,並以優異的成本與效能優勢吸引了新一代行動通訊及IoT晶片設計的導入。

而透過與台積電的密切合作,Cadence已經推出結合SiP布局、時序簽核、實體驗證系統、封裝分析、以及互連設計等涵蓋數位、簽核與客製IC設計,並具備跨晶粒(cross-die)建模的整合性設計流程,也因此獲得了台積電年度最佳夥伴獎的肯定。

同時,由於看好InFO技術的發展前景,像日月光、矽品等封裝業者也將積極搶進FO-WLP。Allegro產品線研發副總裁 Saugat Sen表示,FO-WLP技術的複雜度很高,而且各家業者的技術重點並不相同,各有其獨特性。

因此,EDA設計流程也必須透過與業者的密切合作予以客製化開發才有可能實現。對此,他強調,Cadence也將與OSAT(委外封測業者)合作,針對不同的FO-WLP製程提供特定的解決方案。

而在PCB設計方面,為了加速PCB電源及訊號完整性的簽核流程,Cadence在其新推出的Sigrity 2017產品中增加了PowerTree拓樸檢視及編輯器,幫助設計人員在設計週期中儘早快速評估供電決定。

該公司Sigrity產品管理總監Brad Griffin表示,在設計週期中儘早決定供電路徑對PCB設計團隊來說是非常重要的。利用PowerTree,可讓設計與布局工程師在原理圖(schematic)設計階段就能提早進行PDN(電源供電網路)分析。

因此,PI(電源完整性)模擬人員可將時間用在寶貴的成本降低與最佳化設計,而不只是解決簡單的PI問題,因而能顯著加速設計收斂的時間,並達成更佳的設計結果。

此外,由於電子產品的功率密度越來越高,因此在系統級設計中,電與熱共同分析與設計已是不可或缺的流程。而傳統以來,熱能分析都是採用有限元素法(Finite Element Method),利用切割網格的方式來進行分析。

但是,Sigrity產品工程架構師CT Kao表示,一個電子產品可能會涵蓋從奈米級晶片到尺寸達公尺級的資料中心用大型系統,要在這樣如此寬廣的尺寸範圍中進行傳統的系統級有限元素熱能分析會有其困難,勢必無法完整考量晶片或封裝中細微熱點對系統熱傳帶來的影響。

對此,Cadence正著手開發全新的熱傳分析方法,試圖利用以熱阻與熱容參數來代表各個固體元件的方式,再與流場熱模型結合,來進行系統級熱分析。

CT Kao表示,此做法的優點在於靈活、具擴展性,能夠兼顧細微尺寸與大型系統的熱完整性分析需求,而且能夠支援暫態(transient)熱傳分析,更正確掌握真實的物理現象。

此全新做法目前正在緊鑼密鼓的開發階段,並與客戶合作進行準確度驗證中,Kao強調,「我們希望為電子設計工程師提供一套熱感知(thermal-aware)的分析工具,以為傳統的系統熱傳分析帶來全新的視野與不同的思維。」


×
官方微信